井上弘士(いのうえこうじ)
九州大学大学院システム情報科学研究院 情報知能工学部門 准教授

〒819-0395 福岡県西区元岡744番地 
伊都キャンパスウエスト2号館1040号室(アクセス
TEL:092-802-3793, FAX:092-802-3786

Email:inoue 'at' ait.kyushu-u.ac.jp
 
    News
 
  Awards 
  • 2000年3月:情報処理学会創立40周年記念論文賞
  • 2001年5月:第4回 LSI IPデザイン・アワード チャレンジ賞
  • 2003年4月:第15回 回路とシステム(軽井沢)ワークショップ奨励賞受賞
  • 2008年3月:平成20年度科学技術分野の文部科学大臣表彰 若手科学者賞
  • 2011年1月:ハイパフォーマンスコンピューティングと計算科学シンポジウム 最優秀論文賞受賞
  • 2012年5月:先進的計算基盤システムシンポジウム(SACSIS)優秀ポスター賞
 
Selected Papers Paper/Slide Download 
[Multicore/Manycore]
Hiroshi Sasaki, Satoshi Imamura, and Koji Inoue, "Coordinated Power-Performance Optimization in Manycores," In Proceedings of the 22nd International Conference on Parallel Architectures and Compilation Techniques (PACT '13), pp.51-62, Sep. 2013. (acceptance rate: 36/208=17.3%)
 [Low-Power Cache]
Koji Inoue, Tohru Ishihara, and Kazuaki Murakami, "Way-Predicting Set-Associative Cache for High Performance and Low Energy Consumption,'' Proc. of 1999 International Symposium on Low Power Electronics and Design (ISLPED'99), pp.273-275, Aug. 1999. (cited by 299 papers: google scholar, June 2014)
[DRAM/Logic Integration]
Koji Inoue, Koji Kai, and Kazuaki Murakami, "Dynamically Variable Line-Size Cache Exploiting High On-Chip Memory Bandwidth of Merged DRAM/Logic LSIs,'' Proc. of The Fifth International Symposium on High-Performance Computer Architecture (HPCA-5), pp.218-222, Jan. 1999.
[DRAM/Logic Integration]
井上弘士, 石原亨,甲斐康司,村上和彰, "DRAM/ロジック混載LSI向け高性能/低消費電力キャッシュ・アーキテクチャ, " 情報処理学会論文誌, 第42巻3号, pp. 419-431, 2001年3月. (情報処理学会創立40周年記念論文賞)
[3DIC]
Lovic Gauthier, Shinya Ueno, and Koji Inoue, "Hybrid Compile and Run-Time Memory Management for a 3D-Stacked Reconfigurable Accelerator," In Proceedings of the 2013 International Conference on Compilers, Architectures and Synthesis for Embedded Systems (CASES'13), Sep.-Oct. 2013. (acceptance rate: 21/68=31%)
[Performance prediction of Peta-Scale Supercomputers]
R. Susukita, H. Ando, M. Aoyagi, H. Honda, Y. Inadomi, K. Inoue, S. Ishizuki, Y. Kimura, H. Komatsu, M. Kurokawa, K. Murakami, H. Shibamura, S. Yamamura, Y. Yu, "Performance Prediction of Large-scale Parallel System and Application using Macro-level Simulation," International Conference for High Performance Computing, Networking, Storage and Analysis (SC08), Nov. 2008. (acceptance rate: 59/277=21.3%)